



Circuite integrate digitale

Curs 4



Curs 4

- circuite secvențiale
- circuite de memorare simple
 - latch-uri
 - bistabile
 - registre
- exemple de circuite secvențiale
 - registrul de deplasare
 - numărătorul
- **Aplicații**
- Descrierea latch-urilor in Verilog HDL



Circuite secvențiale

- diferența combinațional – secvențial
- funcția de memorare
 - bucla de reacție
- semnalul de ceas – control în timp (discret)



Clasificare formală a sistemelor digitale

- Sisteme de ordin... SO
 - SO0 – combinaționale
 - SO1 – memorii
 - SO2 – automate
 - SO3 – procesoare
- trecerea la un ordin superior: introducerea unei bucle de reacție




Funcția de memorare

- cum putem folosi circuitele logice pentru a memora?
- bucla de reacție introduce o nouă funcționalitate

- Denumiri:
 - latch
 - bistabil (flip-flop, FF)


Latch-uri elementare

reset-only
latch




a.

set-only
latch




b.

set-reset
latch




c.




d.

Latch-uri simetrice



- **Teoremele lui De Morgan:**
 - $a+b = (a'b')'$
 - $ab = (a'+b)'$
- Problemele latch-urilor elementare:
 - confuzia comenzi – sincronizare – date
 - combinațiile “interzise” pe intrare (comportament impredictibil)


Tabel de tranziții



S' R'	Q+	Q'+	funcție
1 1	Q	Q'	memorare
0 1	1	0	set
1 0	0	1	reset
0 0	0/1	0/1	???


- memorarea efectivă se face prin secvența
 - comanda set sau reset
 - revenire la combinația 11
- de exemplu, pentru memorarea valorii 0: 01, 11
- comanda 00 este contradictorie (practic, interzisă)

Aplicație: circuitul de debounce






Latch elementar cu ceas

- semnalul de ceas poate "dezactiva" comenzile (pentru $CK=0$)
- latch-ul este **transparent** pe palierul de 1 (este identic cu circuitul anterior)






Latch de date (data latch)

- Dacă $R=S'$ se elimină comanda contradictorie
- ...dar se elimină și comanda 00!
- latchul este transparent pe palierul activ al ceasului, ieșirea urmează intrarea
- poate fi controlat semnalul de ceas



Tema 4 - variante data latch

- Scrieți ecuațiile logice care descriu funcționarea schemelor următoare și demonstrați că latchul D se poate implementa cu fiecare dintre aceste scheme. Care este optimă?






Concluzii la latch-urile elementare

- Funcția de memorare se face prin blocarea circuitelor în starea dorită
- Dezavantaj: nu există separarea clară între semnalele care determină **cum** și **când** comută circuitul
 - latch-ul cu ceas rezolvă parțial problema
- Dezavantaj: comanda interzisă
 - latch-ul D **evită** problema (nu o rezolvă)


Principiul master-slave



- două latch-uri cu ceasul în antifază
 - $CK = 1$ este transparent latch-ul master
 - $CK = 0$ este transparent latch-ul slave
- bistabilul care rezultă nu este transparent! (dacă datele sunt stabile în momentul tranziției ceasului)



Ce înseamnă “moment”?

- “moment” = $t_{su} + t_{+} + t_h$




Bistabilul D (Delay Flip-Flop)

- iesirea urmărește modificările intrării, sincronizat cu ceasul (este întârziată – **delay**)




Registrul




- extindere paralel a bistabilului D
- aplicații: memorare, sincronizare, întârziere, introducerea buclelor de reacție, buffere



a.



b.





Registrul de deplasare

- **00: nop:** no operation, funcție obligatorie
- **01: load:** initializarea stării registrului
- **10: leftShift:** deplasare la stânga cu o poziție
- **11: rightShift:** deplasare la dreapta cu o poziție


```
module shiftRegister(output reg [15:0] out ,
                    input  [15:0] in  ,
                    input  [1:0] mode ,
                    input          clock);
    always @(posedge clock)
        case(mode)
            2'b00: out <= out;
            2'b01: out <= in ;
            2'b10: out <= out << 1;
            2'b11: out <= out >> 1; // for positive integers
                //2'b11: out <= {out[15], out[15:1]}; // for signed integers
        endcase
endmodule
```



Numărătorul

```
module counter(    output reg [7:0] out    ,
                  input  [7:0] in    ,
                  input          init  , // initialize with in
                  input          count , // increment state
                  input          clock );
    always @(posedge clock) // always at the positive edge of clock
        if (init)          out <= in;
        else if (count) out <= out + 1;
endmodule
```

- if...else sugerează un multiplexor
- out = out + 1 incrementare





Verilog

Latch-uri și bistabile

Modele comportamentale



Variabile de tip **reg**

- net-urile (cum sunt definite implicit porturile; variabilele de tipul **wire**) nu sunt suficiente!
- de ce?
 - pentru că driverul trebuie să fie activ tot timpul
 - pentru că nu pot implementa algoritmi

Variabilele **reg memorează valorile între două atriburi succesive**

Definiție: *O variabilă reg este o abstracție a unui element de stocare a datelor.*

(este analog variabilelor în limbajele de programare C sau Pascal)

Nu este analogul unui registru fizic, deoarece nu există semnal de ceas. Valoarea stocată este memorată până la următoarea atribuire explicită.

Înainte de prima atribuire, are valoarea x (înainte de prima atribuire, neturile au valoarea z).



Tipuri de variabile reg

reg	Variabile simple, stochează de obicei valori logice. Implicit, pe un bit.
time	Registru special care stochează timpul (de simulare) – registru pe 64 de biți.
integer	Registru folosit pentru stocarea numerelor (întregi cu semn). Minim 32 de biți.
real	Registru folosit pentru stocarea numerelor reale. Set restricționat de operații.
realtime	Stocarea timpului, definit ca număr real.



Atribuiiri

- pentru semnale, variabile...
- assign (atribuire continuă), pentru net-uri
- = atribuire folosită pentru reg-uri
- <= *non-blocking* (tot pentru reg-uri)



Diferența dintre = și <=

=	<=
atribuire procedurală <i>blocked assignment</i>	atribuire concurentă <i>unblocked</i>
instrucțiunea care conține = trebuie să se încheie înainte de a se trece la următoarea	toate instrucțiunile care conțin <= se execută în paralel

Registru de deplasare

```
always@(posedge clk or
posedge rst) begin
if (rst) begin
A=0;B=0;C=0;D=0;
else begin
A=B;
B=C;
C=D;
D=E;
end
end
```

CORECT

```
always@(posedge clk or
posedge rst) begin
if (rst) begin
A=0;B=0;C=0;D=0;
else begin
D=E;
C=D;
B=C;
A=B;
end
end
```

GREȘIT!!!



always @

- sensibil la palier (valori logice): circuite combinaționale și latchuri transparente
always @ (a or b or c)
SE RECOMANDĂ FOLOSIREA =
- sensibil la front (modificarea valorilor semnalelor): bistabile, circuite secvențiale sincrone
always @ (posedge ck)
SE RECOMANDĂ FOLOSIREA <=

Latch cu assign

latch cu 2 porți nand


1. definire structurală
(funcționează, dar oscilează)

2. definire data-flow

```
assign q = set ~& nq;
```

```
assign nq = reset ~& q;
```


NU funcționează!!!





Latch transparent (cu assign)

```
module latch_CA(q_out, data_in, enable);  
    output q_out;  
    input data_in, enable;  
  
    assign q_out = enable ? data_in : q_out;  
endmodule
```




```
module test_latch_ca;
    reg data, enable;
    wire q;
    initial begin enable = 0;
        #10 enable = 1;
        #60 enable = 0;
        #20 enable = 1;
        #50 $stop;
    end

    initial begin data = 0;
        forever #5 data = ~data;
    end

    latch_CA my_latch(q, data, enable);

endmodule
```



Alt exemplu

```
module latch_reset(q_out, data_in, enable, reset);  
    output q_out;  
    input data_in, enable, reset;  
  
    assign q_out = !reset ? 0 : enable? data_in :  
        q_out;  
  
endmodule
```

explicați funcționarea acestui latch!



Modele comportamentale ciclice (pentru latch-uri și bistabile)

- instrucțiunea assign modelează comportamentul sensibil la nivelurile logice
- NU poate modela fronturile (comportamentul determinat de tranzițiile semnalelor)
- circuitele SINCRONE (definiție): toate evenimentele se produc ca urmare a frontului activ al ceasului



Exemplu de latch


```
always @(posedge <clock> or posedge <reset>)
begin
    if (<reset>) begin
        <reg> <= 1'b0;
    end
    else begin
        <reg> <= <signal>;
    end
end
```



Exemplu de latch (2)

```
always @(posedge <clock>) begin
  if (<reset>) begin
    <reg> <= 1'b0;
  end
  else if (<clock_enable>) begin
    <reg> <= <signal>;
  end
end
```

Aplicații



- Completați tabelul de tranziții pentru latch-ul elementar cu porți NOR
- Desenați schema internă a unui registru de deplasare



Tema 5

- Desenați schema internă a unui registru serie-paralel pe 4 biți care are următoarele funcții:
 - NOP no operation
 - incarcare paralel
 - deplasare la stânga o poziție
- Completați schema anterioară cu a patra funcție, deplasare la dreapta cu o poziție
- **indicație:** folosiți multiplexoare pentru a selecta valoarea încărcată în fiecare bistabil