



# **Circuite integrate digitale**

---

Curs 10  
Automate finite



# Cuprins

---

Proiectarea automatelor

Descrierea automatelor în Verilog

Exemple



# Etapele proiectării unui automat (1)

---

- se pornește de la descrierea automatului și se obține o reprezentare (de regulă, organigramă binară sau graf)
- pe baza reprezentării și a diferitelor cerințe de proiectare se stabilesc:
  - mulțimile care definesc automatul ( $X, Y, Q$ )
  - tipul automatului care va fi implementat – schema de principiu – proiectarea constă în explicitarea schemei (sau descrierea ei în Verilog)
- codificarea stărilor




## Etapele proiectării unui automat (2)

---

- deducerea funcțiilor de tranziție a stărilor și de calcul a ieșirii
  - se pornește de la diagrama de referință pentru starea curentă
  - se completează diagrama stărilor următoare și diagrama ieșirilor
  - se deduc funcțiile logice
  - dacă folosim Verilog, putem descrie tranzițiile
- schema finală, cu toate cerințele

# Exemplu de proiectare



	$Q_1$		
$Q_0$	1	1	0 1
	1	0	0 0

$Q_1 Q_0$

	$Q_1$		
$Q_0$	-	-	1 0
	0	0	$X_0 X_0'$

$Q_1^+ Q_0^+$

	$Q_1$		
$Q_0$	-	-	1 0
	0	0	$X_0 1$

$Y_1 Y_0$

	$Q_1$		
$Q_0$	0	0	1 1
	-	-	$X_0 1$

$Q_1^+ Q_0^+$

	$Q_1$		
$Q_0$	0	0	1 0
	-	-	$X_0 1$

$Y_1 Y_0$

Varianta 2

## Varianta 1

$$Q_1^+ = Q_0 + X_0 Q_1'$$

$$Q_0^+ = Q_1' Q_0' X_0'$$

$$Y_1 = Q_0 + X_0 Q_1'$$

$$Y_0 = Q_1' Q_0'$$


## Varianta 2

$$Q_1^+ = Q_1' Q_0 + X_0 Q_1' = (Q_1 + (Q_0 + X_0))'$$

$$Q_0^+ = Q_1'$$

$$Y_1 = Q_1' Q_0 + X_0 Q_1' = (Q_1 + (Q_0 + X_0))'$$

$$Y_0 = Q_0'$$





# Tema 11 (cursul 10)

---

- Implementați automatul din exemplul anterior (slideurile 14 și 15 din cursul 10), într-una din cele două variante
  - soluția completă conține atât diagramele, cât și circuitul cu porți logice




# Codarea stărilor

---

- Variație minimă: stările succesive au coduri adiacente
- Dependență redusă: stările care urmează după o aceeași stare au coduri adiacente
- Incrementare: stările succesive au coduri consecutive
- One-hot: o singură valoare de 1



# Codarea stărilor cu variație minimă






# Hazardul la ieșirea automatelor


---

- comutări nedorite ale ieșirilor, datorate:
  - comutării biților de stare
  - propagării semnalelor în circuit
  - hazard dinamic, pentru circuite legate în cascadă
- soluție:
  - Moore imediat - se codează stările cu variație minimă și se ține cont la implementarea funcțiilor de ieșire (suprafețe suplimentare...)
  - se sincronizează ieșirile (automat cu întârziere)

# Codarea stărilor cu dependență redusă



a.



b.



# Codarea stărilor cu dependență redusă

---

- stările care urmează după o aceeași stare au coduri adiacente
- se aplică în funcție de o anumită variabilă sau mai multe
- nu se poate aplica pentru două variabile care sunt testate în aceeași stare




# Automate cu intrări asincrone

---

- variabilele asincrone își pot modifica valoarea în intervalul “interzis” din jurul semnalului de ceas
- Codarea stărilor cu dependență redusă după variabilele asincrone
- nu se poate aplica dacă două variabile asincrone sunt testate în aceeași stare – se introduce o stare suplimentară

# Exemplu



- dacă variabila se modifică în intervalul  $t_{su} + t_+ + t_h$   
atunci nu este sigur că registrul de stare comută corect
- dacă diferă un singur bit de stare nu e o problemă
- dacă diferă doi, evoluția în spațiul stărilor este greșită




# Descrierea automatelor în Verilog

---

- Variante posibile: automate Mealy, Moore, one-hot, one-cold, Huffman

# Variante de automate

- Elementul central al schemei – registrul de stare (pentru utilizator este “invizibil”)
- În funcție de cum se calculează ieșirea, automatele pot fi:
  - Mealy
  - Moore
- După sincronizarea ieșirii
  - Imediate
  - Cu întârziere







## Alte variante în Verilog

---


- După codurile binare alocate stărilor, one hot (sau one cold): în fiecare stare se modifică un singur bit
  - În fiecare stare, un singur bit de stare e 1 (respectiv 0)
  - Corespondent teoretic – varianta cea mai simplă a automatelor cu spațiul stărilor structurat
  - De ce? Se simplifică funcțiile din CLC, chiar dacă avem mai mulți biți de stare
- Codare Huffman: se poate aplica oricăror circuite secvențiale
  - Un bloc combinațional care are o reacție printr-un șir de registre

- 
- Definirea stărilor – ca parametri sau parametri locali (sau cu define în afara modului)

```
// State codes
parameter q0 = 3'b000, // sau localparam
          q1 = 3'b001,
          q2 = 3'b010,
          q3 = 3'b011,
          q4 = 3'b100;
```

- Cea mai frecventă variantă de descriere Verilog: cu două blocuri always, instrucțiune case și/sau assign
- [http://www.asic-world.com/tidbits/verilog\\_fsm.html](http://www.asic-world.com/tidbits/verilog_fsm.html)

# Partiționare Huffman pentru un automat Mealy



- Fiecare dintre cele două blocuri este definit printr-o instrucțiune `always`
- `always @ (p_state or in)`  
    `begin: combinational`  
    `case (p_state)...`  
    `endcase`  
    `end`
- `always @ (posedge clk)`  
    `begin: register`  
    `if (rst) p_state=reset;`  
    `else p_state=n_state;`  
    `end`
- `assign out=...`

# Exemplu: automat pentru comanda semafoarelor

```
/****** Automaton for semaphors
```

```
In the crossing point of two streets, a and b, there is a semaphor.
The traffic on the street a is indicated by the value 1 of variable
tr_a and for the traffic on the street b we have the variable tr_b.
If green = 1, then the cross is accessible for the trafic from the
street a. If green = 0, then the cross is accessible for the trafic
from the street b. The clock of the automaton that triggers the
semaphor has a period of 4 second. (let be 4 time units in our
simulator). The semaphor stayes 20 seconds on red/green and only 4
seconds on yelow.
```

```
How behave the automaton?
```

- if no trafic on both directions the light will changes
- if trafic on both directions the light also will change
- if trafic only on the not allowed directions the lighth will change
- if trafic only on the allowed direction the light will not change. \*/

```

module traffic_light_aut(green, yellow, red, tr_a, tr_b, reset, clock);

    input    tr_a, // traffic on the direction a
            tr_b, // traffic on the direction b
            reset, clock;
    output   green, yellow, red; // each output for one collor

    reg     green, yellow, red; // variable used to compute the outputs
    reg[3:0] state_reg, // the state register;
            next_state; // the variable used to compute the next state

    always @(state_reg or tr_a or tr_b)
        case (state_reg)
            4'b0000: {next_state, green, yellow, red} = {4'b0001, 1'b0, 1'b1, 1'b0};
            ...
        endcase

    always @(posedge clock) if (reset) state_reg = 0;
                                else    state_reg = next_state;

endmodule

```

```

4'b0001: {next_state, green, yellow, red} = {4'b0010, 1'b0, 1'b0, 1'b1}; // free
for cars from the street b
    4'b0010: {next_state, green, yellow, red} = {4'b0011, 1'b0, 1'b0, 1'b1};
    4'b0011: {next_state, green, yellow, red} = {4'b0100, 1'b0, 1'b0, 1'b1};
    4'b0100: {next_state, green, yellow, red} = {4'b0101, 1'b0, 1'b0, 1'b1};
    4'b0101: if (~tr_a && tr_b)
// no traffic on a and traffic on b: light must not change
        {next_state, green, yellow, red} = {4'b0001, 1'b0, 1'b0, 1'b1}; // red
        else {next_state, green, yellow, red} = {4'b1010, 1'b0, 1'b0, 1'b1};
            // traffic will change

...
    4'b1111: if (tr_a && ~tr_b)
// no traffic on b and traffic on a: light must not change
        {next_state, green, yellow, red} = {4'b1011, 1'b1, 1'b0, 1'b0};
// the light remains green
        else {next_state, green, yellow, red} = {4'b0000, 1'b1, 1'b0, 1'b0};
// traffic will change

```

```

module traffic_aut_test;
  reg tr_a, tr_b, reset, clock;
  wire green, yellow, red;
  initial begin clock = 0;
                forever #2 clock = ~clock;
            end
  initial begin
                reset = 1;
                {tr_a, tr_b} = 2'b00;
                #4 reset = 0;
                #30 {tr_a, tr_b} = 2'b01;
                #50 {tr_a, tr_b} = 2'b10;
                #90 {tr_a, tr_b} = 2'b11;
                #90 $stop;
            end
  traffic_light_aut dut(green, yellow, red, tr_a, tr_b, reset, clock);
endmodule

```






# Scanner si codificator pentru o tastatura hexazecimala

---



- Trebuie sa detecteze daca este apasata vreo tasta,
- detecteaza care anume tasta este apasata,
- genereaza un cod unic pentru fiecare tasta si un semnal de validare.
- Daca o tasta este apasata lung nu se interpreteaza ca mai multe tastari
- Trebuie sa se tina cont de natura asincrona a intrarilor







Key	Row[3:0]	Col[3:0]	Code
0	0001	0001	0000
1	0001	0010	0001
2	0001	0100	0010
3	0001	1000	0011
4	0010	0001	0100
5	0010	0010	0101
6	0010	0100	0110
7	0010	1000	0111
8	0100	0001	1000
9	0100	0010	1001
A	0100	0100	1010
B	0100	1000	1011
C	1000	0001	1100
D	1000	0010	1101
E	1000	0100	1110
F	1000	1000	1111



```

module Hex_Keypad_Grayhill_072(Code, Col, Valid, Row, S_Row, clock, reset);
  output [3:0] Code;
  output Valid;
  output [3:0] Col;
  input [3:0] Row;
  input S_Row;
  input clock, reset;
  reg [3:0] Col, Code;
  reg [5:0] state, next_state; //one-hot
  localparam S_0=6'b000001, S_1=6'b000010
  .... //completati restul starilor
  assign Valid = ((state==S_1)||(... ))&&Row;

  always @ (Row or Col) // circuitul care calculeaza iesirile
    case ({Row, Col})
      8'b0001_0001: Code = 0;
      ....//etc restul codurilor
    default: ...//
  endcase

  always @ (posedge clock or posedge reset)
    if (reset) state <=S_0;
    else state <= next_state;
  always @ (state or S_Row or Row) // next-state logic

```



# Tema 12

---

- Completați codul Verilog pentru calculul stării următoare
- Facultativ: simulați funcționarea acestui automat