



# **Circuite integrate digitale**

---

Curs 11



# Cuprins

---

Exemple de automate simple  
FPGA



# Exemplul 1 – circuit de arbitrare

---


- Să se descrie în Verilog un automat care realizează funcția de arbitrare a două solicitări req\_0 și req\_1, dintre care req\_0 este prioritară. Implementați automatul în două variante:
  - folosind două procese always pentru calculul stării următoare, respectiv ieșirii
  - folosind un singur proces always.
- Temă: Scrieți un modul de test și testați funcționarea automatului.



# Rezolvare

---

- Etapele inițiale ale rezolvării (înainte de a începe să scriem codul) presupun:
  - stabilirea intrărilor și ieșirilor
  - desenarea grafului sau organigramei
  - codificarea stărilor.

- 
- 
- intrările circuitului: clock, reset, req\_0, req\_1
  - ieșirile: gnt\_0, gnt\_1
  - funcția realizată:
    - dacă req\_0 este 1, se generează gnt\_0 (este 1)
    - dacă req\_1 este 1, se generează gnt\_1 (este 1)
    - dacă sunt active simultan req\_0 și req\_1, se generează gnt\_0, adică req\_0 este prioritar



# Graful

---

- 3 stări și tranzițiile dintre ele...
  - IDLE, starea implicită, în care ieșirile sunt inactive (0) și se așteaptă o solicitare – se rămâne aici câtă vreme intrările sunt inactive
  - GNT0: starea în care req\_0 este activ și ieșirea gnt\_0 este activă (se ajunge aici din IDLE, dacă req\_0 este activ și se rămâne până când se dezactivează după care se revine în IDLE)
  - GNT1: starea în care req\_1 este activ și ieșirea gnt\_1 este activă (se ajunge aici din IDLE, dacă req\_0 este inactiv și req\_1 este activ și se rămâne până când se dezactivează req\_1 după care se revine în IDLE)



# Codificarea stărilor

---

- one hot:
- IDLE = 3'b001,
- GNT0 = 3'b010,
- GNT1 = 3'b100



# Varianta 1 - declarații

---

```
module fsm_arbiter (  
    clock        , // clock  
    reset        , // Active high, syn reset  
    req_0        , // Request 0  
    req_1        , // Request 1  
    gnt_0        , // Grant 0  
    gnt_1        // Grant 1  
);  
input  clock,reset,req_0,req_1;  
output gnt_0,gnt_1;  
reg    gnt_0,gnt_1;  
parameter IDLE = 3'b001,GNT0 = 3'b010,GNT1 = 3'b100 ;  
reg [2:0] state // starea curenta  
reg [2:0] next_state // starea urmatoare
```





# calculul stării următoare

---

```
always @ (state or req_0 or req_1)
begin
  next_state = 3'b000;
  case(state)
    IDLE : if (req_0 == 1) begin
      next_state = GNT0;
    end else if (req_1 == 1)
      begin
        next_state= GNT1;
      end else begin
        next_state = IDLE;
      end
    GNT0 : if (req_0 == 1) begin
      next_state = GNT0;
    end else begin
      next_state = IDLE;
    end
    GNT1 : if (req_1 == 1) begin
      next_state = GNT1;
    end else begin
      next_state = IDLE;
    end
    default : next_state = IDLE;
  endcase
end
```



# actualizarea stării

---

```
always @ (posedge clock)
begin
    if (reset == 1) begin
        state <= #1 IDLE;
    end else begin
        state <= #1 next_state;
    end
end
end
```



# calculul ieșirii

---

```
always @ (posedge clock)
begin
if (reset == 1) begin
    gnt_0 <= #1 1'b0;
    gnt_1 <= #1 1'b0;
end
else begin
    case(state)
        IDLE : begin
            gnt_0 <= #1 1'b0;
            gnt_1 <= #1 1'b0;
        end
    end
GNT0 : begin
    gnt_0 <= #1 1'b1;
    gnt_1 <= #1 1'b0;
end
end
```

```
GNT1 : begin
    gnt_0 <= #1 1'b0;
    gnt_1 <= #1 1'b1;
end
default : begin
    gnt_0 <= #1 1'b0;
    gnt_1 <= #1 1'b0;
end
endcase
end
end
endmodule
```

# Varianta 2 – cu aceleași declarații calculul stării următoare și al ieșirii

```
always @ (posedge clock)
begin
if (reset == 1) begin
state <= #1 IDLE;
gnt_0 <= 0;
gnt_1 <= 0;
end else
case(state)
IDLE : if (req_0 == 1) begin
state <= #1 GNT0;
gnt_0 <= 1;
end else if (req_1 == 1) begin
gnt_1 <= 1;
state <= #1 GNT1;
end else begin
state <= #1 IDLE;
end
end
```

```
GNT0 : if (req_0 == 1) begin
state <= #1 GNT0;
end else begin
gnt_0 <= 0;
state <= #1 IDLE;
end
GNT1 : if (req_1 == 1) begin
state <= #1 GNT1;
end else begin
gnt_1 <= 0;
state <= #1 IDLE;
end
default : state <= #1 IDLE;
endcase
end
```

- **Observație.** Nu mai este necesar nextstate



## Exemplul 2

---

- Descrieți în Verilog un automat care recunoaște o secvență numerică de patru cifre zecimale. Acest automat poate fi folosit pentru a comanda deschiderea încuietorii unui seif (variantea simplă cu care sunt dotate camerele de hotel). Automatul va avea două ieșiri, una pentru semnalarea erorii, iar alta pentru a comanda deschiderea seifului, numai atunci când secvența introdusă corespunde cifrului. Verificați funcționarea corectă pentru diferite secvențe numerice.
- *Indicație.* Pentru a nu oferi niciun indiciu, în cazul introducerii unui cod greșit se va semnala eroare numai după ce au fost introduse patru cifre.

- 
- În rezolvarea propusă, automatul recunoaște numărul 3729 (cifrul este definit ca parametru).

```
module automatrecunoastere(  
    input [3:0] nr,  
    input ck,  
    input reset,  
    output err,  
    output open  
);  
  
reg [3:0] state;  
parameter N1 = 3;  
parameter N2 = 7;  
parameter N3 = 2;  
parameter N4 = 9;
```



# Stările... desenați graful!

---

```
localparam S0 = 4'd0 ;  
localparam S1 = 4'd1 ;  
localparam S2 = 4'd2 ;  
localparam S3 = 4'd3 ;  
localparam S4 = 4'd4 ;  
localparam E1 = 4'd5 ;  
localparam E2 = 4'd6 ;  
localparam E3 = 4'd7 ;  
localparam E4 = 4'd8 ;
```

```

always @ (posedge ck)
  if (reset)
    state <= S0;
  else
    case (state)
      S0: if (nr == N1) state <= S1;
          else state <= E1; //ca sa nu ne prindem ce cifra
gresim
      S1: if (nr == N2) state <= S2;
          else state <= E2;
      S2: if (nr == N3) state <= S3;
          else state <= E3;
      S3: if (nr == N4) state <= S4;
          else state <= E4;
      S4: state <= S4;
      E1: state <= E2;
      E2: state <= E3;
      E3: state <= E4;
      E4: //if (nr == N1) state <= S1; else
          state <= E4;
      default: state <= S0;
    endcase

assign open = (state == S4)? 1:0;
assign err = (state == E4)? 1:0;
endmodule

```



```
module testautomat;  
    // Inputs  
    reg [3:0] nr;  
    reg ck;  
    reg reset;  
    // Outputs  
    wire err;  
    wire open;  
    // Instantiate the Unit Under Test (UUT)  
    automatrecunoastere uut (  
        .nr(nr),  
        .ck(ck),  
        .reset(reset),  
        .err(err),  
        .open(open)  
    );
```

```

initial begin
    ck =0;
    forever #10 ck = ~ ck;
end
initial begin
    // Initialize Inputs
    nr = 0;
    reset = 0;
    #5 reset = 1;
    #20 reset = 0; nr = 3;
    #20 nr = 7;
    #20 nr = 2;
    #20 nr = 9;
    #100 reset = 1;
    #20 reset = 0;
    #100 reset = 1;
    #20 reset = 0;
    nr = 3;
    #20 nr = 7;
    #20 nr = 2;
    #20 nr = 3;
    $stop;
end

endmodule

```



# Tema 13

---

- scrieți un modul de test pentru automatul arbitru din exemplul 1



# FPGA

---




# Definiții

---

- Un FPGA (Field Programmable Gate Array) este un circuit digital integrat care conține
  - **blocuri de circuite logice** programabile (configurabile) și
  - **interconexiuni** configurabile între aceste blocuri.
- Prin programarea (configurarea) acestora, FPGA-urile pot realiza o gamă foarte mare de funcții
- În funcție de implementare (tehnologie), unele FPGA pot fi programate o singură dată, iar altele pot fi reprogramate din nou și din nou.
  - OTP- *one time programmable*

# Arhitectura FPGA





## Definiții (continuare)

---

- Field programmable – se referă la faptul că pot fi programate “pe teren”, adică funcționalitatea lor nu este prestabilită prin hardware-ul realizat de fabricant. De exemplu, pot fi programate în laborator.
- Unele FPGA-uri pot fi reprogramate și după ce au fost incluse deja într-un sistem digital (embedded system): ISP – *in-system programmable*
- Alte definiții pentru acronimele utilizate:
  - PLD – *programmable logic devices* SPLD, CPLD
  - ASIC – *application-specific integrated circuits*
  - ASSP – *application-specific standard parts*

# PLD – FPGA – ASIC

- **PLD**

- arhitectura este predeterminată de fabricant
- pot fi configurate ulterior de utilizator pentru a realiza diferite funcții
- conțin un număr redus de porți logice în comparație cu FPGA și pot realiza funcții mai simple și limitate ca număr

- **ASIC și ASSP**

- conțin sute de milioane de porți logice
- pot realiza funcții foarte complexe (sunt proiectate pentru o anumită aplicație)
- sunt bazate pe același flux de proiectare și proces tehnologic
- ASSP – sunt utilizate de diferite companii
- cele mai eficiente din pdv al numărului de tranzistoare, complexitate și performanțe
- costisitoare
- nu pot fi modificate!





# FPGA

---

- ocupă domeniul intermediar între PLD și ASIC
  - funcționalitatea poate fi modificată
  - pot conține milioane de porți logice
  - pot implementa sisteme de dimensiune și complexitate mare, care anterior nu puteau fi realizate decât cu ASIC
- costuri și proiectare:
  - costurile proiectelor sunt mult reduse în comparație cu ASIC
  - componentele finale în producția pe scară largă sunt mult mai ieftine cu ASIC
  - implementarea modificărilor – avantajos cu FPGA
  - timpul de lansare pe piață – mult mai redus cu FPGA



# Aplicații

---

- anii 80: *glue logic*, automate finite de complexitate medie, procesare de date de dimensiuni relativ limitate
- începutul anilor 90: telecomunicații și rețele (procesare și transfer de date)
- ulterior: auto, aplicații industriale, electronica de consum – creștere spectaculoasă a utilizării
  
- Inițial FPGA-urile erau folosite și pentru realizarea prototipurilor ASIC, pentru platforme experimentale de testare a noilor algoritmi de calcul – datorită costurilor reduse au fost ulterior regăsite tot mai mult în produsele finale
- FPGA-urile de înaltă performanță conțin la ora actuală microprocesoare încorporate, dispozitive I/O de mare viteză etc. Pot fi folosite pentru a implemente aproape orice, inclusiv aplicații DSP și SOC



## Domenii de dezvoltare și aplicații

---

- **ASIC și implementare pe siliciu** – FPGA-urile se aplică în domenii exclusiv acoperite anterior de ASIC
- **DSP – *digital signal processing*** – FPGA-urile cele mai noi conțin multiplicatoare, circuite de rutare destinate aplicațiilor aritmetice, RAM. Paralelismul masiv al FPGA le face de 500 de ori mai rapide decât alte implementări DSP
- ***Embedded microcontrollers*** – înlocuiesc microcontrollerele simple, deoarece implementează în același timp microprocesorul și controllerele IO dorite




## Domenii de dezvoltare și aplicații

---

- **comunicații (stratul fizic)** – inițial folosite pentru circuitelelogice care asigură interfața dintre „stratul fizic” al cipurilor de comunicații și protocoalele de interconectare de nivel înalt, acum FPGA încorporează transievere high speed – un singur chip pentru comunicații și interconectare
- ***reconfigurable computing*** – segment de piață creat de FPGA – folosirea paralelismului și a hardwareului configurabil pentru a accelera funcționarea algoritmilor software. Aplicații: simulare de hardware, analize criptografice

- dispozitive logice programabile (se "programează" conexiunile)






## Tipuri de PLD-uri

---

	matrice SI	matrice SAU
<b>ROM</b>	fixă (DCD) maximă	programabilă
<b>PLA</b>	programabilă	programabilă
<b>PAL</b>	programabilă	fixă



# 11. Functional Logic Diagram






# CPLD

---

- Complex Programmable Logic Device
- dispozitiv logic programabil cu complexitate intermediară între PLD și FPGA
  - PLD: programmable logic device
  - FPGA: field programmable gate array
- elemente de structură de la PLD și FPGA



# Arhitectura de principiu a unui CPLD




fiecare PLD are o  
structura interna  
asemănătoare cu un  
PLA

porți AND cu fan-in  
mare

rețea de interconectare  
programabilă

## MAX 3000A Device Block Diagram








# Componente principale CPLD

---


- Logic Array Blocks (LABs)
- Macrocells
- circuite pentru expandarea produselor
- Programmable Interconnect Array (PIA)
- blocuri de control I/O

# Arhitectura FPGA







Basic Spartan-II Family FPGA Block Diagram



### Cyclone II EP2C20 Device Block Diagram



# OptiFLEX Architecture Block Diagram





# Comparație CPLD-FPGA

## 1- logica

---

- CPLD-urile conțin o matrice de blocuri tip PAL care implementează funcții de tip sumă de produse cu dimensiune mare a intrării
- porți fan-in mare
- Implementarea sumelor de produse (SOP)
- La FPGA structura este mai complexă, în principal conține mai multe registre, blocurile funcționale sunt mai flexibile
- porți fan-in redus
- implementarea tabelor de adevăr (look-up table)





# Comparație CPLD-FPGA

## 2- rutarea

---

- CPLD – model timing predictibil (nu depinde de rutarea semnalelor)
- rețea de tip crossbar
- performanțele nu depind consistent de dispunerea aplicației pe matrice
- FPGA – model timing complicat (depinde de rutarea semnalelor)
- Rețea mai complexă și flexibilă de interconectare
- performanțele depind semnificativ de rutare (poziționarea circuitelor folosite)



# Comparație CPLD-FPGA

## 3 - Reconfigurarea

---

- CPLD – memorie EEPROM
- număr limitat reconfigurări
- FPGA – antifuse, SRAM, flash
- Antifuse: OTP, permanent
- SRAM: se șterge când nu mai este alimentat, număr nelimitat de reconfigurări
- Flash – similar EEPROM



# Comparație CPLD-FPGA

## 4 - aplicații

---

- aplicații de dimensiune redusă și medie
- aplicații de dimensiune mare (nr de porți, complexitate)



# Specific FPGA

---

1. performanța pentru orice aplicație depinde de rutare
2. funcționalitatea este implementată prin multiplexare sau tabele de adevăr
3. în general sunt volatile



# Structura unui FPGA

---

1. matrice de unități funcționale programabile care implementează logica sevențială și combinațională
2. structură de interconectare programabilă care stabilește rutarea semnalelor
3. o memorie pentru configurare, care programează funcționalitatea dispozitivului
4. resursele I/O
5. Suplimentar: blocuri de memorie RAM, circuite de calcul (MAC-uri pentru DSP), core-uri se microprocesor, transeivere etc.



# Programarea unui FPGA

---

- un program (secvență binară complexă) încărcat într-o memorie CMOS statică – pe principiul registrului de deplasare.
- conținutul acestui SRAM este aplicat apoi liniilor de control ale porților de transmisie și celorlalte dispozitive
- se programează
  1. funcționalitatea blocurilor funcționale
  2. se configurează diverși parametri și caracteristici
  3. se stabilește conectarea între diferitele blocuri funcționale
  4. sunt configureate porturile bidirecționale I/O



## De ce avem nevoie de FPGA-uri?

---

- alternativă pentru ASIC (implementează pe un singur chip toată logica suplimentară aferentă unui sistem digital)
- posibilitatea reprogramării
- implementare relativ facilă (nu industrial)
- aplicație particulară în dezvoltarea prototipurilor ASIC



---

Blocuri logice






# Principii

---

- crosspoint (tranzistoare)
- multiplexoare (Plessey, Actel)
- tabel de adevăr (look-up table, LUT) (Xilinx)
- celule PLD (Altera)



# Crosspoint




- lanțuri de perechi de tranzistoare
- blocuri RAM

# Multiplexoare

- Plessey (sus)
- Actel (jos)
- prin configurarea selecțiilor și a unor intrări în MUX-uri se programează funcția



# LUT (look-up table)



- implementarea funcțiilor cu ROM – se memorează tabelul de adevăr
- aici se memorează într-un RAM



## Dimensiune/performanță

---

- un bloc logic de dimensiune mare implementează mai multe funcții logice (o funcționalitate mai complexă) – necesare mai puține blocuri. Dar ocupă un spațiu mai mare
- aria logică activă e mai mică decât aria logică totală datorită interconexiunilor programabile
- aria de rutare ocupă tipic mai mult spațiu decât blocurile logice (70-90%)
- pentru tabele de adevăr: optim, 4 intrări
- granularitatea blocurilor logice influențează performanța unui FPGA (granularitate mare-întârziere redusă, dar fire mai lungi)



tehnici de rutare



# Arhitectura de rutare (conexiuni)

---

- "fire"
- comutatoare programabile
- între blocurile I/O și blocurile logice, între diferite blocurilor logice
- tehnologia de rutare determină aria interconexiunilor și densitatea blocurilor logice
- determină aria consumată de fire (segmente conexiuni), prin comparație cu aria blocurilor logice




# Clasificare după organizarea rutării


---

- Matrice (simetrică) – Xilinx
- Liniar (asimetrică) – Actel
- Ierarhică - Altera





- fiecare bloc logic (LB) e conectat la un bloc de conexiuni (programabile) cu 4 secțiuni, se leagă pinii blocurilor funcționale la segmentele de interconectare
  - tranzistoare de trecere pentru ieșiri,
  - multiplexoare pentru intrări
- fan-out mare (ieșirile se pot lega la oricâte conexiuni)
- 4 tipuri de segmente (fire, conexiuni)
  1. generale (cele care trec prin blocurile de switch-uri)
  2. interconexiuni directe (fiecare bloc logic e conectat la alte 4)
  3. linii lungi (fan-out mare, întârziere uniformă)
  4. linii de ceas (accesibile în orice punct al chipului)







# Actel

---

- mai multe conexiuni pe orizontală decât pe verticală
- pinii de intrare ai blocurilor logice sunt conectați la toate liniile orizontale de pe latura respectivă
- pinii de ieșire sunt proiectați fizic să intersecteze doar 4 linii (2 sus și 2 jos) și pot fi conectați doar la aceștia
- Blocurile de switch-uri sunt distribuite de-a lungul canalelor orizontale
- orice linie verticală poate fi conectată la orice linie orizontală

# Altera (conexiuni globale și locale)



- 2 nivele ierarhice de rutare
- primul nivel: 16 sau 32 de blocuri logice sunt grupate (Logic Array Block) cu structură asemănătoare a unui CPLD (bus vertical)
- 4 tipuri de conexiuni
  1. de la fiecare ieșire a tuturor blocurilor logice din LAB
  2. de la expandoarele logice
  3. de la ieșirile unor blocuri logice din alte LAB-uri
  4. conexiuni de la și către padurile I/O

conexiunile între LAB-uri constau din canale (segmente),  
conexiunea generală asemănătoare cu PIA de la CPLD

avantaj: regularitate

dezavantaj: număr mare switchuri, încărcare capacitivă