



# **Circuite integrate digitale**

---

Curs 3



## Curs 3

---

- algebră logică
- funcții logice
  - reprezentări
  - minimizare
- circuite combinaționale cu porți logice
- descrierea funcțiilor logice și a circuitelor combinaționale în Verilog
- **Aplicații:** operații aritmetice și descrierea lor logică; funcții logice exprimate în limbaj natural



# Reprezentările funcțiilor logice


---

- “limbaj natural”
- expresii logice
- tabel de adevăr
- diagrame logice (VK de la Veitch și Karnaugh)

# Exemplu: sumator complet pe 1 bit

$$\begin{aligned}\text{sum} &= a'b'c + a'bc' + ab'c' + abc = \\ &= a'(b'c + bc') + a(b'c' + bc) = \\ &= a'(b \oplus c) + a(b \oplus c)' = \\ &= a \oplus (b \oplus c) = \\ &= a \oplus b \oplus c\end{aligned}$$

$$\begin{aligned}\text{carry} &= a'bc + ab'c + abc' + abc = \\ &= (a'b + ab')c + ab(c' + c) = \\ &= (a \oplus b)c + ab\end{aligned}$$




a	b	c	sum	carry
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

# Sumator complet pe 1 bit: schemă logică








## Expresii logice:

$$\text{sum} = a \oplus b \oplus c = (a \oplus b) \oplus c$$

$$\text{carry} = a b + c (a \oplus b)$$



# Simbolurile porților logice





# Sumator complet pe 1 bit: expresii logice în Verilog


---

$$\text{sum} = a \oplus b \oplus c = (a \oplus b) \oplus c$$

$$\text{carry} = a b + c (a \oplus b)$$

```
assign sum = a ^ b ^ c;
```

```
assign carry = a & b | c & (a ^ b);
```



# Sumator complet pe 1 bit: descriere în Verilog cu operații aritmetice

---

```
module adder #(parameter n = 4)// defines a n-bit adder
    (output [n-1:0] sum, // the n-bit result
    output          carry, // carry output
    input           c, // carry input
    input  [n-1:0] a, b); // the two n-bit numbers

    assign {carry, sum} = a + b + c;
endmodule
```





# Simbolurile funcțiilor logice

---

<u>funcție logică</u>	<u>simbol</u>	<u>operator Verilog</u>
ȘI	· (se poate omite)	&
SAU	+	
XOR	$\oplus$	^
NOT	'	~

NOR, NAND și NXOR nu au un simbol distinct,  
scriem de ex.  $(a+b)'$



# Proiectarea unui circuit logic

---

- **funcție exprimată în limbaj natural**  
... cu ajutorul tabelului sau al raționamentelor logice deducem
- **expresia logică a funcției**  
... cu ajutorul algebrei logice sau al diagramelor urmărim să ajungem la
- **expresia minimală a funcției** (cea mai simplă)
- **circuitul logic cu porți** "transcrie" această expresie



# Precizări privind expresia minimală (pe baza exemplului anterior)

---

În cazul funcției sum nu s-a făcut o simplificare a funcției, ci doar o rescriere, folosind un alt simbol

$$\begin{aligned}\mathbf{sum} &= a'b'c + a'bc' + ab'c' + abc = a'(b'c + bc') + a(b'c' + bc) = \\ &= a'(b \oplus c) + a(b \oplus c)' = a \oplus (b \oplus c) = a \oplus b \oplus c\end{aligned}$$

Atunci când avem mai multe funcții logice, facem minimizare pe ansamblu. Expresia lui carry se poate simplifica mai mult!

$$\begin{aligned}\mathbf{carry} &= a'bc + ab'c + abc' + abc = (a'b + ab')c + ab(c' + c) = \\ &= (a \oplus b)c + ab\end{aligned}$$



# Algebra logică

---

- ne ajută să operăm cu expresii logice
- ne interesează mai ales:
  - echivalența expresiilor logice
  - aducerea la forma cea mai simplă (minimizare)



# Expresii logice

---

- Definiție: expresii care conțin combinații ale unor variabile logice (cu ajutorul funcțiilor logice definite mai sus)
- Orice funcție logică se poate defini cu ajutorul
  - unei combinații de funcții: inversare, și, sau
  - funcției nand
- Două expresii logice sunt echivalente atunci când au aceeași valoare pentru orice combinație a variabilelor
  - tabel
  - algebră



# Algebra logică – teoreme și principii

---

- principiul identității  $a=a$
- dubla negație  $(a')' = a$
  
- funcțiile și, sau, xor sunt comutative și asociative
  - $a + b = b + a$
  - $a + (b + c) = (a + b) + c$
- funcțiile și negat (nand), sau negat (nor), nxor sunt comutative, dar **nu sunt asociative**
  - **atenție la implementarea cu porți!**



---

- $a+a=a$

- $aa=a$

- $a+a'=1$

- $aa'=0$

- $a \oplus a = ?$

- $a \oplus a' = ?$

- Element neutru

- $a + 0 = a$

- $a \cdot 1 = a$

- $a \oplus 0 = a$

- $a + 1 = 1$

- $a \cdot 0 = 0$

- $a \oplus 1 = a'$



# Algebra logică – teoreme și principii

---

- reducere
  - $ab + ab' = a$
- absorbție
  - $a + ab = a$
- semiabsorbție
  - $a + a'b = a + b$
  
- teoremele lui de Morgan
  - $(a + b)' = a'b'$
  - $(ab)' = a' + b'$





# Minimizarea funcțiilor logice

---

- aducerea la forma cea mai simplă
  - cu algebră logică – reducere, absorbție, semiabsorbție
  - cu un algoritm care folosește diagrame logice
- circuitele cu porți logice traduc expresia!

$$\begin{aligned} \mathbf{carry} &= a'bc + ab'c + abc' + abc = a'bc + abc + ab'c + abc + abc' \\ &+ abc = bc(a+a') + ac(b'+b) + ab(c'+c) = bc + ac + ab \end{aligned}$$

Desenați schemele cu porți logice pentru diferite variante!



# Descrierea circuitelor logice în Verilog (pentru funcții relativ simple!)

---

- schemă cu porți (rar folosită)
- expresii logice – instrucțiunea **assign**
- alte modalități de descriere: **if, case...** care ne permit să descriem comportamental
  
- descrierea în Verilog ne permite să sărim peste etapa de descriere cu funcții logice



## assign

---

- **Atribuirea continuă**, assign, se calculează din nou la fiecare pas de simulare.
- Se folosește pentru funcții logice, expresii aritmetice etc.
- Atribuirea continuă are rolul de a descrie funcționarea circuitelor combinaționale, în care ieșirea urmează modificările intrărilor.
- Toate instrucțiunile assign se execută în paralel, așa cum toate componentele unui circuit funcționează în același timp.



## assign ... ?

---

- Instrucțiunea de **atribuire condiționată** are forma
  - `assign w = x ? a : b;`
- Atribuirea condiționată depinde de valoarea lui x:
  - dacă  $x = 1$ ,  $w = a$ ,
  - iar pentru  $x = 0$ ,  $w = b$
  
- Se pot include mai multe condiții una în alta



# Atribuire condiționată

---

- ca semnificație, este "un fel de" if
- exemplu: comparatorul pe 1 bit
  - assign f = (a==b) 1: 0;
  - if (a == b) f = 1;  
else f = 0;
- atenție! instrucțiunile if și case nu se folosesc niciodată de sine stătător
- variabilele atribuite trebuie să fie definite de tip **reg**



## Instrucțiunea **always**

---

- proces care se execută atunci când se modifică cel puțin un semnal din lista de senzitivități (lista semnalelor care apare în paranteză, după simbolul @)).

```
always @ (a or b or c) // aici nu se pune ";"  
y = a & b & c; // atentie! y este de tipul reg
```

- Mai simplu, putem scrie `always @ (*)`, unde notația `(*)` desemnează orice modificare.
- Atunci când se simulează funcționarea unui circuit, toate blocurile `always` se execută în paralel.



# Evenimente

---

- eveniment = schimbarea valorii unui semnal
- *event-driven simulation*

@ (at)

always / forever

\$monitor



## case

---

Instrucțiunea case în Verilog are următorul format:

```
case (expresie_case)
    valoare1: instrucțiune1;
    ...
    default: instrucțiune; /* cazul implicit,
                           pentru valorile care nu au fost
                           precizate*/
endcase
```

ca și instrucțiunea if, case **se folosește numai într-un bloc always; variabilele care sunt atribuite trebuie să fie declarate de tip reg.**

definim întotdeauna cazul implicit, din cauza logicii cu 4 stări!





# Logică cu 4 valori

---

- 0
- 1
- x (valoare necunoscută)
- z (impedanță înaltă)
- alte simboluri folosite în tabele Verilog:
  - b (binar, adică 0 sau 1)
  - ? (0, 1 sau x)

**Toate tipurile de semnale și variabile sunt definite implicit x sau z**



## Tabele (logică cu 4 stări)

and	0	1	x	z
0	0	0	0	0
1	0	1	x	x
x	0	x	x	x
z	0	x	x	x



# Aplicații

---

- exemplu de circuit definit în limbaj natural (expresie)
- **sum** =  $a'b'c + a'bc' + ab'c' + abc =$   
 $= a'(b'c + bc') + a(b'c' + bc) =$   
 $= a'(b \oplus c) + a(b \oplus c)' =$   
 $= a \oplus (b \oplus c) =$   
 $= a \oplus b \oplus c$
- exemplu de circuit definit în limbaj natural (tabel)
- operația de înmulțire



## Tema 3

---

- Deduceți funcțiile realizate de un comparator pentru două numere binare de câte doi biți, cu ajutorul tabelului de adevăr. Circuitul calculează 3 funcții distincte, pentru cele 3 cazuri ( $<$ ,  $=$ ,  $>$ ).
  - **indicație:** circuitul are 4 variabile de intrare, care sunt biții celor două numere comparate.